# 玉 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3 月 4 日

出 番 願 Application Number:

特願2003-056698

[ST. 10/C]:

[JP2003-056698]


出 人 Applicant(s):

セイコーエプソン株式会社

2003年12月 1 日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 EP-0436401

【提出日】 平成15年 3月 4日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 3/20

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 鳥海 裕一

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】 森田 晶

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100090479

【弁理士】

【氏名又は名称】 井上 一

【電話番号】 03-5397-0891

【選任した代理人】

【識別番号】 100090387

【弁理士】

【氏名又は名称】 布施 行夫

【電話番号】 03-5397-0891

【選任した代理人】

【識別番号】 100090398

【弁理士】

【氏名又は名称】 大渕 美千栄

【電話番号】 03-5397-0891

【手数料の表示】

【予納台帳番号】 039491

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9402500

【プルーフの要否】 要

## 【書類名】 明細書

### 【発明の名称】 表示ドライバ及び電気光学装置

### 【特許請求の範囲】

【請求項1】 複数の画素と、複数の走査線と、複数のデータ線とを含む電 気光学装置の前記複数のデータ線を駆動する表示ドライバであって、

所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路と

前記データ取込開始指示信号により取込開始タイミングが規定されるデータ取 込タイミングで、表示データを取り込むデータラッチと、

前記データラッチに取り込まれた表示データに基づいて前記複数のデータ線を 駆動するデータ線駆動回路とを含み、

前記データ取込開始指示信号生成回路は、

表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタを含み、

所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタの設定内容に対応した期間が経過したときに変化する前記所与のデータ取込開始指示信号を生成することを特徴とする表示ドライバ。

## 【請求項2】 請求項1において、

前記取込開始タイミングを指定するためのデータは、一水平走査期間を規定する水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータであり、

前記所与の基準タイミングは、前記水平同期信号の変化点であることを特徴する表示ドライバ。

## 【請求項3】 請求項2において、

前記表示データの取込開始タイミングまでの期間に対応したデータは、前記水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの基準クロックのクロック数であり、 .

前記表示データは、前記基準クロックに同期して前記データラッチに供給され

2/

【請求項4】 請求項3において、

前記データ取込開始指示信号生成回路は、

前記水平同期信号に基づきそのカウント値をリセットし、基準クロックの変化 点でそのカウント値をインクリメントするカウンタと、

前記カウント値と、前記取込開始タイミング設定レジスタの設定内容とを比較する比較器と、

前記基準クロックの変化点で前記比較器の比較結果信号を保持するフリップフロップとを含み、

前記データ取込開始指示信号は、前記フリップフロップで保持されて出力される信号であることを特徴とする表示ドライバ。

【請求項5】 請求項1乃至4のいずれかにおいて、

前記データラッチは、

複数のフリップフロップを有し、前記基準クロックに基づいて前記データ取込 開始指示信号をシフトして各フリップフロップからシフト出力を出力するシフト レジスタと、

複数のフリップフロップを有し、各フリップフロップが前記シフトレジスタからのシフト出力に基づいて前記表示データを保持するラッチとを含むことを特徴とする表示ドライバ。

【請求項6】 請求項1乃至5のいずれかにおいて、

前記データ取込開始指示信号生成回路により前記データ取込開始指示信号を生成するモードであるマスターモード、又は外部から所与のイネーブル入力信号を 受け付けるモードであるスレーブモードに設定するためのモード設定レジスタと

前記モード設定レジスタの設定内容に応じて、前記データ取込開始指示信号、 又は前記イネーブル入力信号のいずれかを前記データラッチに対して出力する切 替回路とを含み、

前記切替回路は、

前記モード設定レジスタにおいてマスターモードに設定されているときは、前

記データ取込開始指示信号を選択して出力し、

前記モード設定レジスタにおいてスレーブモードに設定されているときは、前 記イネーブル入力信号を選択して出力し、

前記データラッチは、

前記切替回路からの出力に基づいて、前記表示データを取り込むことを特徴と する表示ドライバ。

【請求項7】 複数の画素と、

複数の走査線と、

複数のデータ線と、

前記複数のデータ線を駆動する請求項1乃至6のいずれか記載の表示ドライバ とを含むことを特徴とする電気光学装置。

【請求項8】 複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、

前記複数のデータ線を駆動する請求項1乃至6のいずれか記載の表示ドライバ とを含むことを特徴とする電気光学装置。

【請求項9】 複数の画素と、

複数の走査線と、

複数のデータ線と、

前記複数のデータ線を駆動する少なくとも2つの請求項6記載の表示ドライバ とを含み、

前記少なくとも2つ表示ドライバのうち1つは、前記マスターモードに設定され、

前記少なくとも2つ表示ドライバの残りは、前記スレーブモードに設定され、 前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定 された表示ドライバの1つに、前記イネーブル入力信号を供給することを特徴と する電気光学装置。

【請求項10】 複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、

前記複数のデータ線を駆動する少なくとも2つの請求項6記載の表示ドライバ

とを含み、

前記少なくとも2つ表示ドライバのうち1つは、前記マスターモードに設定され、

前記少なくとも2つ表示ドライバの残りは、前記スレーブモードに設定され、 前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定 された表示ドライバの1つに、前記イネーブル入力信号を供給することを特徴と する電気光学装置。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、表示ドライバ及び表示装置に関する。

[0002]

### 【従来の技術】

液晶(Liquid Crystal Display:LCD)パネルに代表される表示パネルは、各種情報機器の表示部を構成する表示装置に用いられている。この表示装置は、表示パネルと、表示パネルの複数の走査線を駆動する走査ドライバと、該表示パネルの複数のデータ線を駆動する信号ドライバ(広義には表示ドライバ)とを含んで構成される。

[0003]

信号ドライバには、中央処理装置(Central Processing Unit: CPU)等のホストからの指示に従って走査ドライバ及び信号ドライバを制御するコントローラ(表示コントローラ)から表示データが供給される。そして、信号ドライバは、該表示データに対応した駆動電圧をデータ線に出力する。この際、コントローラからのイネーブル入力信号EIにより規定される取込開始タイミングで、信号ドライバは、該コントローラからの表示データの取り込みを開始する。

[0004]

【特許文献1】

特開2002-351412号公報

【特許文献2】

特開2002-351413号公報

## [0005]

### 【発明が解決しようとする課題】

しかしながら、このような信号ドライバは、イネーブル入力信号EIを出力しないコントローラに接続することができない。信号ドライバは、上述した表示装置を構成する1つのデバイスであり、表示装置をできるだけ多くの情報機器に搭載させるためには、イネーブル入力信号EIを出力しないコントローラにも接続可能であることが望ましい。

### [0006]

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、表示データの取込開始タイミングを規定する信号を内部で生成することができる表示ドライバ及び該表示ドライバを備えた表示システムを提供することにある。

### $[0\ 0\ 0\ 7]$

## 【課題を解決するための手段】

上記課題を解決するために本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む電気光学装置の前記複数のデータ線を駆動する表示ドライバであって、所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路と、前記データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチと、前記データラッチに取り込まれた表示データに基づいて前記複数のデータ線を駆動するデータ線駆動回路とを含み、前記データ取込開始指示信号生成回路は、表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタを含み、所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタの設定内容に対応した期間が経過したときに変化する前記所与のデータ取込開始指示信号を生成する表示ドライバに関係する。

#### [00008]

本発明では、取込開始タイミング設定レジスタを含む表示ドライバにおいて、 所与の基準タイミングを基準に該取込開始タイミング設定レジスタの設定内容に 対応した期間が経過したときに変化するデータ取込開始指示信号を生成するようにしている。そして、表示ドライバでは、表示データを取り込むためのデータ取込タイミングが定まる取込開始タイミングがデータ取込開始指示信号によって規定される。したがって、所与の基準タイミングを基準にした表示データの供給開始タイミングに合わせて、取込開始タイミング設定レジスタを設定すればよい。この場合、例えばコントローラから表示データに同期したイネーブル入力信号が供給されなくても、イネーブル入力信号を出力しないコントローラによって表示制御可能な表示ドライバを提供することができるようになる。

### [0009]

また本発明に係る表示ドライバでは、前記取込開始タイミングを指定するためのデータは、一水平走査期間を規定する水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータであり、前記所与の基準タイミングは、前記水平同期信号の変化点であってもよい。

### [0010]

また本発明に係る表示ドライバでは、前記表示データの取込開始タイミングまでの期間に対応したデータは、前記水平同期信号の変化点を基準に、表示データの取込開始タイミングまでの基準クロックのクロック数であり、前記表示データは、前記基準クロックに同期して前記データラッチに供給されてもよい。

## $[0\ 0\ 1\ 1]$

本発明によれば、水平同期信号の変化点を基準に、表示データの供給開始タイミングが一定の場合に、イネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを提供することができる。したがって、より多くの種類の電気光学装置に適用可能となる。

#### [0012]

また本発明に係る表示ドライバでは、前記データ取込開始指示信号生成回路は、前記水平同期信号に基づきそのカウント値をリセットし、基準クロックの変化点でそのカウント値をインクリメントするカウンタと、前記カウント値と、前記取込開始タイミング設定レジスタの設定内容とを比較する比較器と、前記基準クロックの変化点で前記比較器の比較結果信号を保持するフリップフロップとを含

み、前記データ取込開始指示信号は、前記フリップフロップで保持されて出力される信号であってもよい。

## [0013]

本発明によれば、非常に簡素な構成で、イネーブル入力信号が供給されなくて も、表示データを取り込むことができる表示ドライバを提供することができる。

## [0014]

また本発明に係る表示ドライバでは、前記データラッチは、複数のフリップフロップを有し、前記基準クロックに基づいて前記データ取込開始指示信号をシフトして各フリップフロップからシフト出力を出力するシフトレジスタと、複数のフリップフロップを有し、各フリップフロップが前記シフトレジスタからのシフト出力に基づいて前記表示データを保持するラッチとを含むことができる。

### [0015]

また本発明に係る表示ドライバでは、前記データ取込開始指示信号生成回路により前記データ取込開始指示信号を生成するモードであるマスターモード、又は外部から所与のイネーブル入力信号を受け付けるモードであるスレーブモードに設定するためのモード設定レジスタと、前記モード設定レジスタの設定内容に応じて、前記データ取込開始指示信号、又は前記イネーブル入力信号のいずれかを前記データラッチに対して出力する切替回路とを含み、前記切替回路は、前記モード設定レジスタにおいてマスターモードに設定されているときは、前記データ取込開始指示信号を選択して出力し、前記モード設定レジスタにおいてスレーブモードに設定されているときは、前記イネーブル入力信号を選択して出力し、前記データラッチは、前記切替回路からの出力に基づいて、前記表示データを取り込むことができる。

### [0016]

本発明によれば、例えばカスケード接続により駆動可能で、かつイネーブル入力信号が供給されなくても、表示データを取り込むことができる表示ドライバを 提供することができる。

### [0017]

また本発明は、複数の画素と、複数の走査線と、複数のデータ線と、前記複数

のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置 に関係する。

## [0018]

また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。

## [0019]

本発明によれば、イネーブル入力信号が供給されなくても、表示データを取り 込むことができる表示ドライバを含む電気光学装置を提供することができる。し たがって、より多くの種類のコントローラによる表示制御が可能な電気光学装置 を提供することができる。

## [0020]

また本発明は、複数の画素と、複数の走査線と、複数のデータ線と、前記複数のデータ線を駆動する少なくとも2つの上記記載の表示ドライバとを含み、前記少なくとも2つ表示ドライバのうち1つは、前記マスターモードに設定され、前記少なくとも2つ表示ドライバの残りは、前記スレーブモードに設定され、前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの1つに、前記イネーブル入力信号を供給する電気光学装置に関係する。

#### [0021]

また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを含む表示パネルと、前記複数のデータ線を駆動する少なくとも2つの上記記載の表示ドライバとを含み、前記少なくとも2つ表示ドライバのうち1つは、前記マスターモードに設定され、前記少なくとも2つ表示ドライバの残りは、前記スレーブモードに設定され、前記マスターモードに設定された表示ドライバは、前記スレーブモードに設定された表示ドライバの1つに、前記イネーブル入力信号を供給する電気光学装置に関係する。

## [0022]

本発明では、表示ドライバの1つをマスターモードに設定すると共に、残りを

スレーブモードに設定する。そして、スレーブモードに設定された1つの表示ド ライバには、マスターモードに設定された表示ドライバから入力イネーブル信号 が供給されるようにする構成する。こうすることで、1つの表示ドライバでは駆 動することができない数のデータ線に対して、例えばカスケード接続により駆動 可能な複数個の表示ドライバを含む電気光学装置を提供することができる。更に 、これら表示ドライバでは、イネーブル入力信号が供給されなくても表示データ を取り込んでデータ線を駆動できるため、より多くの種類のコントローラによる 表示制御が可能な電気光学装置を提供することができる。

## [0023]

### 【発明の実施の形態】

以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお 、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不 当に限定するものではない。また以下で説明される構成の全てが本発明の必須構 成要件であるとは限らない。

### $[0\ 0\ 2\ 4]$

#### 1. 表示装置

図1に、表示装置の構成の概要を示す。ここでは表示装置の一例として液晶装 置の構成の概要を示す。液晶装置は、携帯電話機、携帯型情報機器(PDA等) 、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージ デバイス、ビデオカメラ、電子手帳、又はGPS(Global Positioning System )などの種々の電子機器に組み込むことができる。

#### [0025]

図1において、液晶装置10は、LCDパネル(広義には表示パネル)20、 表示ドライバ(ソースドライバ)30、走査ドライバ(ゲートドライバ)40、 コントローラ(表示コントローラ)50、電源回路60を含む。液晶装置10は 、電気光学装置と言うこともできる。

#### [0026]

なお、液晶装置10にこれら全ての回路ブロックを含める必要はなく、その一 部の回路ブロックを省略する構成にしてもよい。

## [0027]

LCDパネル20は、各走査線(ゲート線)が各行に設けられた複数の走査線(ゲート線)と、複数の走査線と交差し各データ線が各列に設けられた複数のデータ線(ソース線)と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、薄膜トランジスタ(Thin Film Transistor:以下、TFTと略す)と画素電極とを含む。データ線にはTFTが接続され、該TFTに画素電極が接続される。

## [0028]

より具体的には、LCDパネル20は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図1のY方向に複数配列されそれぞれX方向に伸びる走査線 $GL1\sim GLM$ (Mは2以上の整数)と、X方向に複数配列されそれぞれY方向に伸びるデータ線 $DL1\sim DLN$ (Nは2以上の整数)とが配置されている。走査線GLm( $1\leq m\leq M$ 、mは整数)とデータ線DLn( $1\leq n\leq M$ )、nは整数)との交差点に対応する位置に画素PEmnが設けられている。画素PEmnは、TFTmnと画素電極とを含む。

## [0029]

TFTmnのゲート電極は走査線GLmに接続される。TFTmnのソース電極はデータ線DLnに接続される。TFTmnのドレイン電極は画素電極に接続される。画素電極と、該画素電極と液晶素子(広義には電気光学物質)を介して対向する対向電極COM(コモン電極)との間には、液晶容量CLmnが形成されている。なお液晶容量CLmnと並列に、保持容量を形成するようにしても良い。画素電極と対向電極COMとの間の電圧に応じて、画素の透過率が変化するようになっている。対向電極COMに供給される電圧VCOMは、電源回路60により生成される。

#### [0030]

表示ドライバ30は、一水平走査期間分の表示データに基づいてLCDパネル20のデータ線DL1~DLNを駆動する。より具体的には、表示ドライバ30は、表示データに基づいてデータ線DL1~DLNの少なくとも1つを駆動することができる。

## [0031]

走査ドライバ40は、LCDパネル20の走査線GL1~GLMを走査する。 より具体的には、走査ドライバ40は、一垂直期間内に走査線GL1~GLMを 順次選択し、選択した走査線を駆動する。

## [0032]

コントローラ50は、図示しないCPU等のホストにより設定された内容に従って、表示ドライバ30、走査ドライバ40及び電源回路60に対して制御信号を出力する。より具体的には、コントローラ50は、表示ドライバ30及び走査ドライバ40に対しては、例えば動作モードの設定や内部で生成した水平同期信号や垂直同期信号を供給する。水平同期信号は、水平走査期間を規定する。垂直同期信号は、垂直走査期間を規定する。またコントローラ50は、表示データを表示ドライバ30に対して出力する。更にコントローラ50は、電源回路60に対しては、極性反転信号POLにより、対向電極COMの電圧VCOMの極性反転タイミングの制御を行う。

## [0033]

電源回路60は、外部から供給される基準電圧に基づいて、LCDパネル20 の各種電圧や、対向電極COMの電圧VCOMを生成する。

#### [0034]

なお図1では、液晶装置10がコントローラ50を含む構成になっているが、 コントローラ50を液晶装置10の外部に設けてもよい。或いは、コントローラ 50と共にホスト(図示せず)を液晶装置10に含めるように構成してもよい。 液晶装置10が、表示ドライバ30とLCDパネル20とを少なくとも含んで構成されていればよい。

#### [0035]

また走査ドライバ40、コントローラ50及び電源回路60のうち少なくとも 1つを表示ドライバ30に内蔵させてもよい。

#### [0036]

また、表示ドライバ30、走査ドライバ40、コントローラ50及び電源回路60の一部又は全部をLCDパネル20上に形成してもよい。この場合、LCD

パネル20は、電気光学装置と言うことができる。例えば図2では、LCDパネル20上に、表示ドライバ30及び走査ドライバ40が形成されている。このようにLCDパネル20は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動する表示ドライバとを含むように構成することができる。LCDパネル20の画素形成領域80に、複数の画素が形成されている。

## [0037]

#### 2. 表示ドライバ

表示ドライバには、コントローラから表示データが供給される。表示ドライバは、コントローラからのイネーブル入力信号EIにより規定される取込開始タイミングで、表示データを取り込む。

## [0038]

図3 (A) に、比較例における表示ドライバと、コントローラとの接続関係を示す。図3 (B) に、図3 (A) に示す信号のタイミングの一例を示す。

## [0039]

比較例において、コントローラ90は、表示ドライバ92に対して表示タイミングの制御を行うと共に、表示データを供給する。コントローラ90は、表示ドライバ92に対して、水平同期信号Hsync、基準クロックDCK、イネーブル入力信号EI及び表示データDを出力する。

#### [0040]

水平同期信号Hsyncは、水平走査期間を規定する信号である。基準クロックDCKは、一水平走査期間分の表示データを取り込むためのクロックである。コントローラ90は、表示データDを、基準クロックDCKに同期して出力する。イネーブル入力信号EIは、表示データを取り込むための取込開始タイミングを指示する信号である。

#### [0041]

図3 (B) において、コントローラ90は、基準クロックDCKを出力すると 共に、水平同期信号Hsyncを変化させた後に基準クロックDCKの所定クロック数を経過後、イネーブル入力信号EIを変化させ、最初の表示データを出力 する。その後コントローラ90は、後続の表示データを順次出力して、一水平走 査期間分の表示データを表示ドライバ92に供給する。

## [0042]

表示ドライバ92では、イネーブル入力信号EIにより規定される取込開始タイミング以降、基準クロックDCKに同期して表示データDを順次取り込む。

## [0043]

したがって、コントローラ90がイネーブル入力信号EIを出力しない場合、 表示ドライバ92は表示データを取り込むことができない。そのため表示ドライバ92では、このようなコントローラには接続することができない。

### [0044]

そこで以下に示す実施形態における表示ドライバ(例えば表示ドライバ30)では、取込開始タイミングを規定するデータ取込開始指示信号を内部で生成する。このため、イネーブル入力信号EIを出力しないコントローラにより表示制御される表示ドライバを提供することができる。したがって、より多くの種類の表示システムに適用可能となる。

## [0045]

#### 2.1 第1の実施形態

図4に、第1の実施形態における表示ドライバと、コントローラとの接続関係を示す。ここで、図3(A)に示す信号と同一の信号は同じ信号名で表しており、これらの信号の説明は省略する。

#### [0046]

このように第1の実施形態では、コントローラ50は、表示ドライバ30に対して、水平同期信号Hsync、基準クロックDCK及び表示データDを出力する。図3(A)と異なり、コントローラ50は、表示ドライバ30に対して、イネーブル入力信号EIを出力しない。表示ドライバ30は、図3(B)におけるイネーブル入力信号EIにより規定される取込開始タイミングを示すデータ取込開始指示信号を、水平同期信号Hsync及び基準クロックDCKに基づいて内部で生成することができる。

## [0047]

図 5 に、表示ドライバ 3 0 の構成の概要のブロック図を示す。表示ドライバ 3 0 は、データラッチ 1 0 0、ラインラッチ 1 1 0、DAC (Digital-to-Analog Converter) (広義には電圧選択回路) 1 2 0、データ線駆動回路 1 3 0、データ取込開始指示信号生成回路 1 4 0 を含む。

## [0048]

データラッチ100は、一水平走査周期で表示データを取り込む。

## [0049]

より具体的には、データラッチ100は、データ取込開始指示信号生成回路140で生成されたデータ取込開始指示信号IEIにより取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込む。更に具体的には、データラッチ100は、データ取込開始指示信号IEIにより取込開始タイミングが規定され、データ取込開始指示信号IEIを基準クロックDCKによりシフトしたデータ取込タイミングで、バス上の表示データを取り込む。基準クロックDCKは、基準クロック入力端子150を介して例えばコントローラ50から入力される。

## [0050]

なおデータラッチ100に入力される基準クロックDCKは、基準クロック入力端子150に入力された基準クロック信号を、バッファリングや位相調整等を行った信号であってもよく、基準クロック入力端子150に入力された基準クロックDCKに対応した信号と言うことができる。また、バス上の表示データは、図示しないデータ入力端子を介して例えばコントローラ50から入力された表示データDを、バッファリング等を行った信号であってもよく、データ入力端子に入力された表示データDに対応した信号と言うことができる。

### $[0\ 0\ 5\ 1]$

またデータラッチ100は、イネーブル出力端子152を介して、データ取込 開始指示信号IEIに対応して出力されるイネーブル出力信号EOを出力する。

#### [0052]

ラインラッチ110は、データラッチ100に取り込まれた表示データを、データ線に対応した表示データとして、水平同期信号Hsyncに基づいてラッチ

ページ: 15/

する。水平同期信号 H s y n c は、水平同期信号入力端子 1 5 4 を介して、例えばコントローラ 5 0 から入力される。

## [0053]

### [0054]

DAC120は、各基準電圧が表示データに対応した複数の基準電圧の中から、データ線ごとにラインラッチ110からの表示データに対応する駆動電圧(階調電圧)を出力する。より具体的には、DAC120は、ラインラッチ110からの表示データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。DAC120において選択された基準電圧は、駆動電圧としてデータ線駆動回路130に出力される。

## [0055]

データ線駆動回路130は、DAC120からの駆動電圧に基づいてデータ線 DL1~DLNの少なくとも1つを駆動する。

## [0056]

データ取込開始指示信号生成回路140は、水平同期信号Hsyncと基準クロックDCKとに基づいて、データ取込開始指示信号IEIを生成する。

## [0057]

図6に、データラッチ100の構成例を示す。データラッチ100は、シフトレジスタ102と、ラッチ104とを含む。

## [0058]

シフトレジスタ102は、複数のフリップフロップFF1-1~FF1-Nを有する。そして、シフトレジスタ102は、基準クロックDCKに基づいてデータ取込開始指示信号をシフトしてフリップフロップFF1-1~FF1-Nからシフト出力SFO1~SFON(データ取込タイミングを規定する信号)を出力する。

## [0059]

より具体的には、フリップフロップFF1-i( $1 \le i \le N$ 、iは整数)は、 D端子、C端子及びQ端子を有する。フリップフロップFF1-iにおいて、D 端子への入力信号が、C端子への入力信号のエッジで保持され、その保持された 信号がQ端子から出力される。

## [0060]

フリップフロップFF1-1のD端子には、データ取込開始指示信号IEIが入力される。フリップフロップFF1-j( $1 \le j \le N-1$ 、jは整数)のQ端子は、フリップフロップFF1-(j+1)のD端子に接続される。フリップフロップFF1-NのQ端子から、イネーブル出力信号EOが出力される。フリップフロップFF1-1~FF1-NのC端子には、共通して基準クロックDCKが入力される。フリップフロップFF1-1~FF1-NのQ端子から、シフト出力SFO1~SFONが出力される。

## [0061]

ラッチ104は、複数のフリップフロップFF2-1~FF2-Nを有する。 そして、ラッチ104は、シフト出力SFO1~SFONに基づいて、バス上の 表示データを取り込んで保持する。

#### [0062]

より具体的には、フリップフロップFF2-k( $1 \le k \le N$ 、kは整数)は、 D端子、C端子及びQ端子を有する。フリップフロップFF2-kにおいて、D 端子への入力信号が、C端子への入力信号のエッジで保持され、その保持された 信号がQ端子から出力される。

### [0063]

フリップフロップFF2-1~FF2-NのD端子は、共通してバスに接続されている。フリップフロップFF2-kのC端子には、シフトレジスタ102のフリップフロップFF1-kのシフト出力SFOjが入力される。

#### [0064]

フリップフロップ $FF2-1\sim FF2-N$ のQ端子から、取り込まれて保持された表示データが出力される。

## [0065]

このようにデータラッチ100では、まずシフトレジスタ102において、基準クロックDCKに基づいてデータ取込開始指示信号IEIをシフトして、最終段のフリップフロップFF1-Nからイネーブル出力信号EOが出力される。各フリップフロップから出力されるシフト出力は、基準クロックDCKに同期して順次変化していく。そして、ラッチ104のフリップフロップFF2-1~FF2-Nでは、順番に変化するシフト出力SFO1~SFONのエッジ(データ取込タイミング)で、バス上の表示データが取り込まれる。

## [0066]

したがって、データ取込開始指示信号IEIにより、表示データの取込開始タイミングが規定される。

## [0067]

なお別の表示ドライバ(広義にはスレーブの表示ドライバ)に、表示ドライバ 30 (広義にはマスターの表示ドライバ)からのイネーブル出力信号EOを入力 させることで、シフトレジスタ102のフリップフロップFF1-Nの次の段に接続されるシフトレジスタを連続的にシフトさせていくことができ、より多くの データ線を有するLCDパネルを駆動させることができるようになる。

#### [0068]

このようなデータラッチ100にデータ取込開始指示信号IEIを供給するデータ取込開始指示信号生成回路140は、次のように構成される。

#### [0069]

図7に、データ取込開始指示信号生成回路140の構成例を示す。データ取込開始指示信号生成回路140は、取込開始タイミング設定レジスタ142と、カウンタ144と、比較器146と、DFF148とを含む。

#### [0070]

取込開始タイミング設定レジスタ142には、表示データの取込開始タイミングを指定するためのデータが、例えばコントローラ50(又はホスト)によって設定される。

### [0071]

データ取込開始指示信号生成回路 1 4 0 は、所定の基準タイミングを基準にして、取込開始タイミング設定レジスタ 1 4 2 の設定内容に対応した期間が経過したときに変化するデータ取込開始指示信号を生成することができる。

## [0072]

該取込開始タイミングを指定するためのデータは、水平同期信号Hsyncの変化点を基準に、表示データの取込開始タイミングまでの期間に対応したデータと言うことができる。更に具体的には、該表示データの取込開始タイミングまでの期間に対応したデータは、水平同期信号Hsyncの変化点を基準に、表示データの取込開始タイミングまでの基準クロックDCKのクロック数とすることができる。

## [0073]

取込開始タイミング設定レジスタ142に設定された1又は複数ビットのデータSVは、比較器146に入力される。

### [0074]

カウンタ144は、CK端子への入力信号の立ち上がりエッジで、そのカウント値をインクリメント(カウントアップ)する。カウンタ144は、R端子への入力信号が「L」レベルになったときに、そのカウント値を初期化する(「0」にする)。カウンタ144のCK端子には、基準クロックDCKの反転信号が入力される。カウンタ144のR端子には、水平同期信号Hsyncが入力される。カウンタ144のカウント値CVは、比較器146に入力される。

#### [0075]

このようなカウンタ144は、水平同期信号Hsyncの論理レベルに応じて そのカウント値をリセットし、基準クロックDCKの立ち上がりエッジでそのカウント値をインクリメントする。

#### [0076]

比較器 1 4 6 は、取込開始タイミング設定レジスタ 1 4 2 に設定されたデータ S V と、カウンタ 1 4 4 のカウント値 C V とを比較し、その比較結果信号 C M を 出力する。比較器 1 4 6 において、取込開始タイミング設定レジスタ 1 4 2 に設定されたデータ S V に対応した数値と、カウンタ 1 4 4 のカウント値 C V に対応

した数値とが一致したとき、比較結果信号CMが「H」レベルになる。比較器146において、取込開始タイミング設定レジスタ142に設定されたデータSVに対応した数値と、カウンタ144のカウント値CVに対応した数値とが一致しないとき、比較結果信号CMが「L」レベルになる。

## [0077]

DFF148は、D端子に入力された信号の論理レベルを、C端子への入力信号の立ち上がりエッジで保持し、そのQ端子から保持した信号の論理レベルに対応した信号を出力する。DFF148のD端子には、比較器146からの比較結果信号CMが入力される。DFF148のC端子には、基準クロックDCKが入力される。DFF148のQ端子からは、データ取込開始指示信号IEIが出力される。

## [0078]

このようなDFF148では、基準クロックDCKの立ち上がりエッジで、比較結果信号CMの論理レベルを保持して、データ取込開始指示信号IEIとして出力する。

#### [0079]

図8に、データ取込開始指示信号生成回路140の動作例を示す。ここでは、取込開始タイミング設定レジスタ142には、データSVとして「3」が設定されているものとする。図7では、水平同期信号Hsyncの立ち上がりエッジを基準に、基準クロックDCKの立ち下がりエッジをカウントして基準クロックDCKのクロック数が「3」となったときにデータ取込開始指示信号IEIを変化させている。

### [0080]

カウンタ144では、水平同期信号Hsyncが「L」レベルの期間で、カウント値が初期化される。そして、水平同期信号Hsyncが「H」レベルに変化すると(TM1)、カウンタ144は、基準クロックDCKの立ち下がりエッジで、そのカウント値CVをインクリメントする。比較器146は、カウント値CVと、取込開始タイミング設定レジスタ142に設定されたデータSVとを比較して、比較結果信号CMを出力する。

## [0081]

そして、カウント値CVが「3」になったとき、比較器146の比較結果信号 CMは「H」レベルに変化する(TM2)。DFF148において、基準クロックDCKの立ち上がりエッジで比較結果信号CMが保持される。次の基準クロックの立ち下がりエッジではカウンタ144のカウント値CVが「4」となるため、DFF148のQ端子から出力されるデータ取込開始指示信号IEIは基準クロックDCKの1クロック期間のみ「H」レベルとなる。

### [0082]

そして、データ取込開始指示信号IEIが「H」レベルに変化した後に入力される表示データが、データラッチ100で取り込まれることになる。

### [0083]

図8では、データラッチ100において、データ取込開始指示信号IEIが「H」レベルの期間に供給された表示データD0を取り込むものとして説明しているが、これに限定されるものではない。データラッチ100の構成によっては、データ取込開始指示信号IEIが「H」レベルに変化した後、例えば1クロック後に供給された表示データを取り込むようにすることも可能である。すなわち、データ取込開始指示信号IEIが変化してから、実際にデータラッチ100で表示データを取り込むまでの期間は、データラッチ100の構成に依存する。要は、データラッチ100が、データ取込開始指示信号IEIで取込開始タイミングが規定されるデータ取込タイミングで、データ取込開始指示信号IEIが変化した後に入力される表示データを取り込めばよい。

#### [0084]

またコントローラ50では、このようなデータラッチの構成に依存する取込タイミングのため、一般的に水平同期信号Hsyncを基準に、表示データの供給開始タイミングを可変に制御できるようになっている。したがって、取込開始タイミング設定レジスタ142には、コントローラ50で設定される該供給開始タイミングに対応したデータを設定すればよい。

#### [0085]

このように、第1の実施形態によれば、イネーブル入力信号 EIを出力しない

コントローラにより各種表示制御が行われる表示ドライバを提供することができる。これは、第1の実施形態における表示ドライバに接続可能なコントローラの数を増やすことができることを意味する。また、イネーブル入力信号EIの入力端子を削減することができるので、コントローラとの間の配線を省略して、実装面積の削減にも貢献することができる。

### [0086]

## 2.2 第2の実施形態

第2の実施形態における表示ドライバは、少なくとも2つを用いてLCDパネルのデータ線を駆動する場合にも適用できる。

### [0087]

図9に、第2の実施形態における表示ドライバが適用される液晶装置の概要を示す。ただし、図1に示す液晶装置10と同一部分には同一符号を付し、適宜説明を省略する。なお図9では電源回路60の図示を省略しているが、図9において電源回路60を含めて構成することができる。

### [0088]

図9における液晶装置200が図1に示す液晶装置10と異なる点は、液晶装置200のLCDパネル210がデータ線DL1~DL3Nを含む点と、LCDパネル210のデータ線DL1~DL3Nが複数の表示ドライバ220-1~220-P(Pは2以上の整数)によって駆動される点である。なお、表示ドライバ220-1~220-Pは、図2に示す液晶装置10と同様に、LCDパネル210が形成されるパネル基板上に設けてもよい。

#### [0089]

表示ドライバ220-1~220-Pは、コントローラ50によって表示制御される。より具体的には、表示ドライバ220-1~220-Pは、コントローラ50から供給される一水平走査期間分の表示データを取り込み、互いに同期して表示データに対応した駆動電圧に基づき、LCDパネル210のデータ線DL1~DL3Nを駆動する。

### [0090]

表示ドライバ220-1~220-Pは、カスケード接続され、取込開始タイ

ミングを、次段に接続される表示ドライバに順次指示していく。表示ドライバ2  $20-1\sim220-P$  の各々では、第1の実施形態と同様に、シフトレジスタでシフトされたシフト出力に基づいて、バス上の表示データを順次取り込む。そして表示ドライバ220-q(1 $\leq$ q $\leq$ P-1、qは整数)のシフトレジスタの最終段のシフト出力が、イネーブル出力信号EOqとして出力される。表示ドライバ220-qの次段に接続された表示ドライバ220-(q+1)では、該イネーブル出力信号EOqが入力される。表示ドライバ220-(q+1)は、イネーブル出力信号EOqにより指示されたタイミングを、取込開始タイミングとする。

### [0091]

このように複数個を接続してLCDパネル210のデータ線を駆動するため、 第2の実施形態における表示ドライバ220-1~220-Pの各々は、マスタ ーモード又はスレーブモードに設定されることが可能な構成になっている。

## [0092]

図10(A) $\sim$ (C)に、第2の実施形態における表示ドライバの各モードにおける動作を模式的に示す。

## [0093]

マスターモードに設定された表示ドライバ220-1は、図10(A)に示すように、内部でデータ取込開始指示信号IEIを生成する。そして表示ドライバ220-1は、シフトレジスタにおいてデータ取込開始指示信号IEIをシフトし、各段のシフト出力に基づいてバス上の表示データを取り込み、最終段のシフト出力をイネーブル出力信号EO1として出力する。

#### [0094]

スレーブモードに設定された表示ドライバ220-2は、図10 (B) に示すように、外部からイネーブル入力信号EI2を受け付ける。図9では、表示ドライバ220-2は、表示ドライバ220-1によって出力されたイネーブル出力信号EO1を、イネーブル入力信号EI2として受け付ける。したがって、表示ドライバ220-2では、イネーブル入力信号EI2又は該イネーブル入力信号EI2に対応した信号をシフトし、各段のシフト出力に基づいてバス上の表示デ

ータを取り込み、最終段のシフト出力をイネーブル出力信号EO2として出力する。

## [0095]

このように第2の実施形態における表示ドライバを少なくとも2つ用いて、LCDパネル210を駆動する場合、表示ドライバ220-1をマスターモードに設定し、表示ドライバ220-2~220-Pをスレーブモードに設定する。そして、図10(C)に示すように、表示ドライバ220-1は、表示ドライバ220-2(スレーブモードに設定された表示ドライバの1つ)に対し、そのイネーブル出力信号EO1を、イネーブル入力信号EI2として供給する。

### [0096]

図11に、第2の実施形態における表示ドライバ220の構成の概要のブロック図を示す。ただし、図5に示す表示ドライバ30と同一部分には同一符号を付し、適宜説明を省略する。

## [0097]

表示ドライバ220が、図5に示す表示ドライバ30と異なる第1の点は、モード設定レジスタ230を含む点である。モード設定レジスタ230は、ホスト等により設定可能なレジスタであって、マスターモード又はスレーブモードを設定するための制御レジスタである。図示しないホストからのコマンド設定により、モード設定レジスタ230に設定された制御データに応じて、表示ドライバ220はマスターモード又はスレーブモードに設定される。そのため、モード設定レジスタ230に設定された制御データに応じたモード設定信号MODEが生成される。モード設定信号MODEは、切替回路240に対して出力される。

#### [0098]

表示ドライバ220が、図5に示す表示ドライバ30と異なる第2の点は、イネーブル入力信号EIを入力するためのイネーブル信号入力端子250を含む点である。スレーブモードに設定された表示ドライバ220は、イネーブル信号入力端子250を介して入力されたイネーブル入力信号EIに基づいて、バス上の表示データを取り込む。

## [0099]

表示ドライバ220が、図5に示す表示ドライバ30と異なる第3の点は、切替回路240を含む点である。

## [0100]

切替回路240は、データ取込開始指示信号生成回路140で生成されたデータ取込開始指示信号IEI、又はイネーブル信号入力端子250を介して入力されたイネーブル入力信号EI(又はイネーブル入力信号EIに対して所定の入力処理を行ったイネーブル入力信号EIに対応する信号)のいずれかをモード設定信号MODEに応じて選択出力する。

## [0101]

切替回路240は、モード設定レジスタ230においてマスターモードに設定されているときは、データ取込開始指示信号生成回路140により生成されたデータ取込開始指示信号IEIを選択し、選択出力信号IEISとして出力する。また切替回路240は、モード設定レジスタ230においてスレーブモードに設定されているときは、イネーブル入力信号EIを選択し、選択出力信号IEISとして出力する。データラッチ100のシフトレジスタ102では、図6に示すデータ取込開始指示信号IEIに代えて、切替回路240から出力された選択出力信号IEISが入力される。

#### [0102]

このように表示ドライバ220は、マスターモードに設定されているとき、第1の実施形態と同様に動作する。また表示ドライバ220は、スレーブモードに設定されているとき、イネーブル信号入力端子250を介して入力されたイネーブル入力信号EIにより規定される取込開始タイミングで表示データを取り込むことができる。

## [0103]

#### 3. その他

上述した実施形態では、TFTを用いた液晶パネルを備える液晶装置を例に説明したが、これに限定されるものではない。上述の電圧を、所与の電流変換回路により電流に変えて、電流駆動型の素子に供給するようにしてもよい。このようにすれば、例えばデータ線及び走査線により特定される画素に対応して設けられ

た有機EL素子を含む有機ELパネルを駆動する表示ドライバにも適用することができる。

## [0104]

図12に、このような表示ドライバにより駆動される有機ELパネルにおける 2トランジスタ方式の画素回路の一例を示す。

## [0105]

有機ELパネルは、データ線DLnと走査線GLmとの交差点に、駆動TFT800mnと、スイッチTFT810mnと、保持キャパシタ820mnと、有機LED830mnとを有する。駆動TFT800mnは、p型トランジスタにより構成される。

### [0106]

駆動TFT800mnと有機LED830mnとは、電源線に直列に接続される。

### $[0\ 1\ 0\ 7\ ]$

スイッチTFT810mnは、駆動TFT800mnのゲート電極と、データ 線DLnとの間に挿入される。スイッチTFT810mnのゲート電極は、走査 線GLmに接続される。

### [0108]

保持キャパシタ820mnは、駆動TFT800mnのゲート電極と、キャパシタラインとの間に挿入される。

#### [0109]

このような有機EL素子において、走査線GLmが駆動されスイッチTFT8 10mnがオンになると、データ線DLnの電圧が保持キャパシタ820mnに書き込まれると共に、駆動TFT800mnのゲート電極に印加される。駆動TFT800mnのゲート電圧Vgsは、データ線DLnの電圧によって決まり、駆動TFT800mnに流れる電流が定まる。駆動TFT800mnと有機LE D830mnとは直列接続されているため、駆動TFT800mnに流れる電流がそのまま有機LED830mnに流れる電流となる。

## [0110]

したがって、保持キャパシタ820mnによりデータ線DLnの電圧に応じた ゲート電圧Vgsを保持することによって、例えば1フレーム期間中において、 ゲート電圧Vgsに対応した電流を有機LED830mnに流すことで、当該フ レームにおいて光り続ける画素を実現することができる。

## [0111]

図13 (A) に、表示ドライバを用いて駆動される有機ELパネルにおける4トランジスタ方式の画素回路の一例を示す。図13 (B) に、この画素回路の表示制御タイミングの一例を示す。

## [0112]

この場合も、有機ELパネルは、駆動TFT900mnと、スイッチTFT9 10mnと、保持キャパシタ920mnと、有機LED930mnとを有する。

## [0113]

図12に示した2トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのp型TFT940mnを介して定電流源950mnからの定電流 I dataを画素に供給するようにした点と、電源線にスイッチ素子としてのp型TFT960mnを介して保持キャパシタ920mn及び駆動TFT900mnと接続するようにした点である。

## [0114]

このような有機EL素子において、まずゲート電圧Vgpによりp型TFT960mnをオフにして電源線を遮断し、ゲート電圧Vselによりp型TFT940mnとスイッチTFT910mnをオンにして、定電流源950mnからの定電流Idataを駆動TFT900mnに流す。

#### $[0\ 1\ 1\ 5]$

駆動TFT900mnに流れる電流が安定するまでの間に、保持キャパシタ920mnには定電流Idataに応じた電圧が保持される。

## [0116]

続いて、ゲート電圧Vselによりp型TFT940mnとスイッチTFT9 10mnをオフにし、更にゲート電圧Vgpによりp型TFT960mnをオン にし、電源線と駆動TFT900mn及び有機LED930mnを電気的に接続 する。このとき、保持キャパシタ920mnに保持された電圧により、定電流 I dataとほぼ同等か、又はこれに応じた大きさの電流が有機 LED930mn に供給される。

## [0117]

有機LEDは、透明アノード(ITO)の上部に発光層を設け、更にその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。

### [0118]

以上説明したような有機EL素子を含む有機ELパネルを駆動する表示ドライバを上述したように構成することによって、有機ELパネルについて汎用的に用いられる表示ドライバを提供することができる。

### [0119]

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。上述の実施形態では、表示パネルの各画素がTFTを有するアクティブマトリクス方式の液晶パネルを例に説明したが、これに限定されるものではない。パッシブマトリックス方式の液晶パネルにも適用することができる。また液晶パネルに限らず、例えばプラズマディスプレイ装置にも適用可能である。

#### [0120]

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成 要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項 に係る発明の要部を、他の独立請求項に従属させることもできる。

#### 【図面の簡単な説明】

- 【図1】 表示装置の構成の概要を示すブロック図。
- 【図2】 LCDパネル上に、表示ドライバ及び走査ドライバが形成されている例を示すブロック図。
- 【図3】 図3(A)は比較例における表示ドライバと、コントローラとの接続関係を示す図。図3(B)は、図3(A)に示す信号のタイミングの一例を

示すタイミング図。

- 【図4】 第1の実施形態における表示ドライバと、コントローラとの接続 関係を示す図。
  - 【図5】 第1の実施形態の表示ドライバの構成の概要のブロック図。
  - 【図6】 データラッチの構成例を示す回路図。
  - 【図7】 データ取込開始指示信号生成回路の構成例の回路ブロック図。
  - 【図8】 データ取込開始指示信号生成回路の動作例のタイミング図。
- 【図9】 第2の実施形態における表示ドライバが適用される液晶装置の概要を示す図。
- 【図10】 図10(A)はマスターモードに設定された表示ドライバの模式図。図10(B)はスレーブモードに設定された表示ドライバの模式図。図10(C)はマスターモードに設定された表示ドライバとスレーブモードに設定された表示ドライバとが接続された模式図。
  - 【図11】 第1の実施形態の表示ドライバの構成の概要のブロック図。
- 【図12】 有機ELパネルにおける2トランジスタ方式の画素回路の一例の構成図。
- 【図13】 図13 (A) は有機ELパネルにおける4トランジスタ方式の画素回路の一例の回路構成図。図13 (B) は画素回路の表示制御タイミングの一例のタイミング図。

### 【符号の説明】


- 10、200 液晶装置(表示装置)、
- 20、210 LCDパネル(表示パネル)、
- 30、92、220、220-1~220-P 表示ドライバ、
- 40 走査ドライバ、50、90 コントローラ、60 電源回路、
- 80 画素形成領域、100 データラッチ、102 シフトレジスタ、
- 104 ラッチ、110 ラインラッチ、120 DAC、
- 130 データ線駆動回路、140 データ取込開始指示信号生成回路、
- 142 取込開始タイミング設定レジスタ、144 カウンタ、146 比較器
- 、148 DFF、150 基準クロック入力端子、152 イネーブル出力端

子、154 水平同期信号入力端子、230 モード設定レジスタ、240 切替回路、250 イネーブル信号入力端子


【書類名】

図面

【図1】




【図2】




【図3】


(A)




(B)




【図4】




【図5】




【図6】




【図7】



【図8】




【図9】




# 【図10】


(A)




(B)




(C)




【図11】




【図12】



【図13】



(B)



【書類名】 要約書

【要約】

【課題】 表示データの取込開始タイミングを規定する信号を内部で生成する表示ドライバ及び該表示ドライバを備えた表示システムを提供する。

【解決手段】 表示ドライバ30は、所与のデータ取込開始指示信号を生成するデータ取込開始指示信号生成回路140と、データ取込開始指示信号により取込開始タイミングが規定されるデータ取込タイミングで、表示データを取り込むデータラッチ100と、データラッチ100に取り込まれた表示データに基づいて複数のデータ線を駆動するデータ線駆動回路130とを含む。データ取込開始指示信号生成回路140は、表示データの取込開始タイミングを指定するためのデータが設定される取込開始タイミング設定レジスタ142を含み、所与の基準タイミングを基準にして前記取込開始タイミング設定レジスタ142の設定内容に対応した期間が経過したときに変化するデータ取込開始指示信号を生成する。

【選択図】 図5

# 特願2003-056698

## 出願人履歷情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名 セイコーエプソン株式会社